第1152章 EDA的最新进展（2/2）

他最后看向张哲：“张哲，你们的3d em引擎，在国兴微的5g基站晶片射频前端仿真中，精准预测了一个他们用国外工具都未能发现的谐振点，直接避免了一次潜在的重大设计事故！”

每一句话，都像一记重锤，敲在三位部长的心上。

他们深知研发的艰辛，但当自己的技术成果转化为客户的成功、变成实打实的商业订单时，那种成就感和价值感，跟做出某个重大技术突破一样爽。

会议室內的气氛瞬间被点燃，三位技术出身的部长，脸上都泛起了红光，腰杆也不自觉地挺得更直。

“所以，”陈默总结道，声音沉稳下来。

“我们今天坐在这里，討论绩效，討论激励，討论人才，底气就来自於这里。

我们不是在闭门造车，我们是在打一场已经看到胜利曙光，並且回报极其丰厚的硬仗。

接下来，我们要討论的是，如何让这把火，烧得更旺，如何让我们的优势，变成未来五年、十年都无人能撼动的壁垒。”

陈默这一通鸡血打下去，果然三个人状態都不一样了。

看技能生效，激励完毕，陈默切入正题：

“好了，士气鼓足了，现在向我展示一下，支撑这些商业成功的技术內核以及你们各自的进展情况。

我要听细节，听那些让周立峰能在客户面前挺直腰杆的『硬通货』。”

三位部长早有准备，精神抖擞地开始匯报。

钟耀祖率先开口，他的语气带著技术领跑者的自信：

“陈总，覆盖率从83%提升到94%，这11个点，主要体现在三个方面。

第一，全流程ai化深度整合。我们不再满足於单点工具的ai赋能，而是实现了从rtl到gdsii的ai驱动闭环。

『盘古』p&r引擎现在能根据『伏羲』ai预测的时序和功耗热点，进行动態优化布局布线，並在布局后立刻调用『女媧』ai-opc进行可製造性预测，再將预测结果反馈给『盘古』进行叠代。

这个闭环，將7nm测试晶片的设计叠代周期，从传统的8周压缩到了3周！”

陈默眼中精光一闪：“三周？数据確认真实吗？”

“千真万確！”钟耀祖调出海思內部项目的流程日誌，“这是海思下一代ai加速晶片核心模块的实际数据。而且，首次流片功能正確率超过98%，创下了海思复杂晶片的首片纪录。”

李维明接著匯报，他展示了更加复杂的模型对比图：

“陈总，在器件建模方面，我们突破了统计性涨落建模的瓶颈。

在7nm及以下节点，原子级別的工艺波动对器件性能影响巨大。

我们基於大数据和机器学习，构建了全球首个能够精准预测隨机製造变异下电路性能边界的设计套件。

这意味著，我们的客户设计晶片时，不再是基於一个『理想』模型，而是基於一个『真实』的、存在波动的製造环境，设计出的晶片鲁棒性和良率显著提升。

韦尔半导体正是因为这一点，才果断选择了我们。”

张哲的匯报则聚焦於系统级挑战：

“我们在3d ic和异质集成的仿真领域，已经形成了代差优势。

隨著chiplet（芯粒）技术成为趋势，多个不同工艺、不同材质的晶片堆叠在一起，其间的热、力、电耦合效应极其复杂。

我们的3d em+热-力耦合仿真平台，成功预测了某客户3d封装晶片因热膨胀係数不匹配导致的微裂纹风险，並在设计阶段就给出了解决方案。

这一点，目前三巨头的工具都难以做到如此精准的系统级分析。”